IP 核家族

LDPC 译码器

面向 3GPP 5G NR、IEEE 802.11n 与 CCSDS AR4JA 的分层与折叠准循环 LDPC 译码器: 由同一个参数化架构生成,每种配置都逐比特验证,并在同款芯片上与商用参考 IP 正面比对时序。

旗舰

5G NR 译码器,与商用 IP 实测对比

旗舰配置(基矩阵 BG2,提升因子 384,K = 3840)在商用参考 IP 公布数据 所用的同级 AMD Kintex UltraScale+ 器件上完成布局布线。以下数据全部来自 Vivado 时序总结与资源利用率报告。

463 MHz
布局布线收敛主频,xcku13p 实测
459 MHz
商用参考 IP 在同级器件上公布的主频
>1 Gbps
工作信噪比下、校验子提前终止的信息吞吐 实测
0 DSP
零 DSP48 占用:整个译码器只用逻辑和 BRAM 实测

一个生成器,二十种配置

5G NR 标准定义了两种基矩阵和 51 种提升因子。 因为译码器由参数化生成器产出,我们端到端地重新生成并实现了 20 种不同配置:

20 种自动生成配置的结果数值来源
追平或超过商用 IP 459 MHz 主频的配置数19 / 20逐配置 Vivado 布局布线 实测
相对商用 IP 的主频中位数1.03×Vivado 时序总结 实测
最快配置566 MHzVivado 时序总结 实测
最慢配置(基矩阵最稠密,布线拥塞)408 MHz照实公布。我们连失手也公开 实测

公平对比说明:商用 IP 是运行时可重配置的多标准核;我们的核是按配置 特化的网表,而这正是生成器让"特化"变得经济的原因。吞吐与迭代次数有关:提前终止的数据 在工作信噪比下给出;固定迭代次数的同口径对比数据可在数据手册中索取。

硅片

CCSDS AR4JA:评估孪生实现,已在真实板卡上验证

深空链路对每一帧只有一次机会:跨行星距离没有重传,译码器必须一次就对, 而且要一直跑下去。下面这个版本是我们的评估孪生实现:它以标量模式逐模块对照 MathWorks CCSDS LDPC 译码器模块,因此可以和一个公认的参考实现直接比对,正确性也能逐行审查。 代价是吞吐:它比我们为高速率链路提供的折叠配置要慢。它同时也是我们真正带到板卡上的那一版, 所以我们公布的是它的数据。

9 / 9
评估孪生实现覆盖的 CCSDS 131.0-B-3 码点 实测
675
板上译码帧数,对黄金模型 0 比特不符 实测
81 / 81
可复现门禁:3 次全新启动 × 9 种配置 × 3 次试验,零失败 实测
775 / 775
上板之前仿真逐比特一致的帧数,九种配置全覆盖 实测

各码点的时延

在固定 8 次迭代下由接口锁步实测:每一种配置的第一个输出比特 都精确落在预测的那一拍上。这里是评估孪生实现在标量模式下的数据。 折叠的产品配置每周期处理多条通道,相应更快;请直接向我们索取你目标器件上的数据,不要用这张表去外推。

配置发送比特数每次迭代周期数整帧时延(周期)每信息比特周期数
k = 1024,码率 1/220482525,0974.98
k = 1024,码率 2/315363165,0974.98
k = 1024,码率 4/512804445,8655.73
k = 4096,码率 1/28192124022,2175.42
k = 4096,码率 2/3614484417,0014.15
k = 4096,码率 4/5512044412,7773.12
k = 16384,码率 1/232768496088,8415.42
k = 16384,码率 2/324576337667,9774.15
k = 16384,码率 4/520480258457,5453.51

固定 8 次迭代、不开提前终止,所以这是最坏情况而不是最好情况。 基于校验子的提前终止也是支持的,在工作信噪比下能把平均迭代次数降下来。 这个孪生实现在 ZCU102(xczu9eg)上以 208.3 MHz 约束收敛,布局布线后 WNS +0.091 ns; 我们不公布它在这颗 RFSoC 上的主频,因为我们在该器件上的构建没有在同一约束下收敛。 折叠产品配置在你目标器件上的主频与资源数据按配置单独产出。 我们只公布实测过的数字,并注明是在哪颗器件上测的。

在浏览器里回放这次硅片捕获

板上留存的真实数据:每一帧、每一种配置、逐比特比对结果和误码率曲线,不需要任何硬件。

目录

家族成员

5G NR(3GPP TS 38.212)

BG1 与 BG2 · 全部提升因子

分层归一化最小和译码,校验子提前终止。黄金模型与 MATLAB 5G Toolbox 编译码在 7 种配置、40 次试验下逐比特交叉验证。

主频(Z=384 旗舰)463 MHz 实测
BRAM36(旗舰)90 实测

CCSDS AR4JA

深空 · 卫星

CCSDS 131.0-B-3 的九个 AR4JA 码点:信息块长 1024、4096、16384 比特, 每种块长各配 1/2、2/3、4/5 三种码率。折叠配置在并行度与面积之间取舍,面向高速率或功耗受限的平台; 而我们在真实硅片上逐比特验证的,是对照 MathWorks 参考模块的标量评估孪生实现,九个码点全覆盖。

板上译码帧数675 帧,0 比特错 实测
可复现门禁81 / 81 次 实测

阅读硅片案例

IEEE 802.11n

Wi-Fi · 流式

连续流式译码器,码字一个接一个进入,帧间零间隔。它是整个家族的架构模板。

主频(Virtex-7)312 MHz 实测
启动间隔II = 1

需要其他标准、码率或块长?新配置几天内即可 生成并重新验证。参见 IP 定制服务

交互式案例报告

在交互式工程报告中完整了解 5G NR 译码器的架构、验证链与时序收敛全过程。

打开报告(英文)
索取数据手册与评估版