案例研究 · 纠错编码

在真实 RFSoC 链路上实测 LDPC 译码器的编码增益

现代无线标准用 LDPC 取代了更早的卷积码,因为它能纠更多错。我们把一台 LDPC 译码器部署到一块 定制 RFSoC 板上,用一根同轴回环把编码链路实时跑起来,实测这次改动在硅上到底值多少:最短帧下 1.14 dB,并在两小时老化中全程无误码。

AlgoSilicon 工程团队 · 2026

每一代无线都在用复杂度换编码增益:更强的纠错码让同一台电台在更低的信噪比下关断 链路,或在同样功率下打得更远。LDPC 取代早期标准里的卷积码,正是为此。数据手册很少诚实回答的 问题是:到了真实的定点译码器、真实的硅上,这份增益还剩多少。我们把一台放到板上,量了出来。

一条完整的编码链路跑在一块定制 RFSoC 板上。发射端搭出符合标准的帧,信号经数据转换器送出, 绕过一段 SMA 同轴回环,再从接收转换器进来,由逻辑里的 LDPC 译码器把载荷恢复出来。整条无线链路 就是一根线缆,所以实验很诚实:帧要是回来错了,那是我们的问题。

实验所用的定制 RFSoC 板卡,发射输出用一根 SMA 线缆环回到接收输入,整条编码链路都跑在一块芯片上
这块定制 RFSoC 板。发射输出用一根线缆环回到接收输入,整条编码链路都在一块芯片上。

先让链路站得住

量任何东西之前,链路得先稳。在同轴回环上连续跑两个小时,用一套不断切换编码与调制、专门去折腾恢复路径的日程,译码器的输出全程无误码:236 个实测样本,0 次异常,0 次重启,每一帧都完整跑完,稳定解出约 23 Mbps 的净吞吐。实测

实测编码增益

要量编码增益,得在同一信道上比较两种码。在完全相同的链路几何、同样的调制、同样的帧长下,我们扫信噪比,找到每种码的误帧率越过一半的那个点。LDPC 译码器在 12.6 dB 到达那个点,传统卷积码要 13.8 dB。这 1.14 dB 的差,就是 LDPC 译码器在硅上、定点、端到端交付的编码增益。实测

这是个保守的数。它是在最短帧下量的,块码在那里最施展不开。帧越长,译码器能利用的码字越长,增益从这里往上走。最短帧的数字是个下限。

每种模式,每次开机

只量一次的编码增益可能是运气。译码器在标准的各档调制编码方式下都跑了,跨板卡四次独立冷启动,每一次运行都配一个必须失败的故意破坏对照。每个在范围内的配置都解通,单次运行最高 599/600 帧,每个对照都如期失败。实测 部署的译码器面向一种码字长度;用到别的长度的配置,会明确标为超出范围,而不是悄悄跳过。

在这颗器件上收敛时序

译码器在这颗 RFSoC 器件上留有余量地收敛了时序。跨一轮布局策略扫描,中位时钟为 161.5 MHz,目标是 160 MHz。实测

它意味着什么

从一套编码链路算法,到真实硅上一个部署好、量得出的结果,如今这条路已经短到可以当成 一次普通实验来跑。搭出链路,放上板卡,把编码增益直接从硬件上读出来。回来的数字是量出来的: 1.14 dB,还随帧长往上走,就在那块连续无误码跑了两小时的板上。

这条链路背后的译码器家族,见 LDPC 译码器 页面。

有板卡要调试?

我们把全新的无线与 FPGA 板卡从裸硬件带到一个能跑、可测量的系统,一层一层验证过 去。告诉我们你要立起来的是什么。

设计服务